دانشگاه صنعتی شریف

دانشکده مهندسی کامپیوتر

عنوان گزارش

گزارش آزمایش ۱

طراحی مدارهای ترکیبی با شماتیک

Digital Systems Design Laboratory

اعضای گروه

پوریا عرفانزاده ۴۰۱۱۱۰۹۱۸
فاطیما تیمارچی ۴۰۲۱۰۵۸۰۲
آیه صابری ۴۰۲۱۰۶۱۴۵

نام درس

آزمایشگاه طراحی سیستم‌های دیجیتال

استاد درس

دکتر علیرضا اجلالی

سال تحصیلی ۱۴۰۴–۱۴۰۵

۱.۱ مقدمه و اهداف

هدف آزمایش، آشنایی با طراحی شماتیک در ابزارهای CAD و پیاده‌سازی مدارهای ترکیبی روی FPGA است. مطابق دستور کار، مدارهای تشخیص مضرب ۳ و مضرب ۱۱ برای یک ورودی چهاررقمی BCD تنها با گیت‌های پایه طراحی می‌شوند.

۲.۱ طراحی مدار

الف) تشخیص مضرب ۳


برای عدد چهاررقمی BCD به‌صورت

$$N = 1000A + 100B + 10C + D$$


داریم $10 \equiv 1 \pmod 3$، در نتیجه

$$N \bmod 3 = (A + B + C + D) \bmod 3.$$


برای ساخت جمع‌کننده‌های موردنیاز، ابتدا نیم‌جمع‌کننده با روابط $S = A \oplus B$ و $C = AB$ از گیت‌های پایه ساخته شد. سپس دو نیم‌جمع‌کننده و یک گیت OR یک جمع‌کننده‌ی کامل را تشکیل دادند و چهار نمونه‌ی جمع‌کننده‌ی کامل نیز به‌صورت ripple-carry به یک جمع‌کننده‌ی چهار بیتی متصل شدند.




شکل ۱: پیاده‌سازی نیم‌جمع‌کننده با گیت‌های پایه



شکل ۲: ساخت جمع‌کننده‌ی کامل از دو نیم‌جمع‌کننده




شکل ۳: جمع‌کننده‌ی چهار بیتی با اتصال آبشاری چهار جمع‌کننده‌ی کامل




شکل ۴: شبیه‌سازی جمع‌کننده‌ی چهار بیتی و مشاهده‌ی جمع و نقلی


بلوک rem با منطق ترکیبی، باقیمانده‌ی یک رقم BCD بر ۳ را به‌صورت یک مقدار دو بیتی تولید می‌کند. شکل موج مستقل این بلوک، تکرار دنباله‌ی $0, 1, 2$ را برای ورودی‌های ده‌گانه نشان می‌دهد. در مدار Div3 باقیمانده‌ی چهار رقم ابتدا محاسبه، به کمک سه جمع‌کننده با هم جمع و دوباره بر ۳ تقلیل داده می‌شود. خروجی div3 تنها هنگامی یک است که دو بیت باقیمانده‌ی نهایی صفر باشند.



شکل ۵: منطق گیتی بلوک محاسبه‌ی باقیمانده بر ۳



شکل ۶: شبیه‌سازی بلوک باقیمانده برای رقم‌های صفر تا ۹



شکل ۷: شماتیک سلسله‌مراتبی آشکارساز مضرب ۳ چهاررقمی

ب) تشخیص مضرب ۱۱


از آنجا که $10 \equiv -1 \pmod{11}$، شرط بخش‌پذیری عدد چهاررقمی برابر است با

$$N \bmod 11 = (D - C + B - A) \bmod 11 = 0,$$


یا به‌صورت معادل، برابری دو جمع متناوب $A + C$ و $B + D$ با درنظرگرفتن حالت‌های هم‌نهشت بر ۱۱.

برای انجام مقایسه، مقایسه‌کننده‌ی یک‌بیتی با سه خروجی بزرگ‌تر، برابر و کوچک‌تر ساخته شد. دو نمونه از آن یک مقایسه‌کننده‌ی دو بیتی و دو نمونه‌ی مقایسه‌کننده‌ی دوبیتی یک مقایسه‌کننده‌ی چهار بیتی را


تشکیل می‌دهند؛ در هر سطح، نتیجه‌ی بیت پرارزش بر نتیجه‌ی بیت کم‌ارزش اولویت دارد. یک مالتی‌پلکسر چهار بیتی نیز با چهار مالتی‌پلکسر گیتی یک‌بیتی پیاده‌سازی شد.




شکل ۸: مقایسه‌کننده‌ی یک‌بیتی با خروجی‌های بزرگ‌تر، برابر و کوچک‌تر




شکل ۹: ساخت مقایسه‌کننده‌ی دوبیتی از دو مقایسه‌کننده‌ی یک‌بیتی



شکل ۱۰: ساخت مقایسه‌کننده‌ی چهاربیتی از دو مقایسه‌کننده‌ی دوبیتی




شکل ۱۱: شبیه‌سازی حالت‌های بزرگ‌تر، کوچک‌تر و برابر مقایسه‌کننده



شکل ۱۲: مالتی‌پلکسر چهار بیتی ساخته‌شده از گیت‌های پایه


در مدار نهایی Div11، دو جفت رقم متناوب توسط جمع‌کننده‌های چهار بیتی جمع می‌شوند. شبکه‌ی جمع‌کننده‌ها، مالتی‌پلکسرها و مقایسه‌کننده‌ها حالت نقلی و حالت‌های معادل پیمانه‌ای را انتخاب می‌کند و خروجی برابری آخرین مقایسه‌کننده به‌عنوان Div11 استفاده می‌شود.



شکل ۱۳: شماتیک سلسله‌مراتبی آشکارساز مضرب ۱۱

ج) مدار نهایی


دو آشکارساز مستقل در پیمانه‌ی final قرار گرفتند و چهار رقم BCD مشترک به هر دو اعمال شد. بنابراین خروجی‌های is_Div3 و is_Div11 می‌توانند هم‌زمان و بدون اثرگذاری بر یکدیگر وضعیت بخش‌پذیری عدد ورودی را گزارش کنند.



شکل ۱۴: اتصال آشکارسازهای مضرب ۳ و مضرب ۱۱ در مدار نهایی


۳.۱ شبیه‌سازی و ارزیابی

در شبیه‌سازی Div3 چند عدد چهاررقمی اعمال شده است. برای نمونه، ارقام $1, 2, 3, 6$ عدد ۱۲۳۶ را می‌سازند و چون جمع رقم‌ها 12 است، خروجی div3 یک می‌شود. برای ۲۳۴۱ با جمع رقم‌های 10 خروجی صفر، برای ۳۱۰۵ با جمع رقم‌های 9 خروجی یک و برای ۵۰۳۸ با جمع رقم‌های 16 خروجی دوباره صفر است. این رفتار با معیار نظری بخش‌پذیری بر ۳ سازگار است.




شکل ۱۵: شبیه‌سازی آشکارساز مضرب ۳ برای چند عدد چهاررقمی

شکل موج Div11 نیز چند بردار برابر و نابرابر از نظر دو جمع متناوب را آزمایش می‌کند. خروجی Div11 برای حالت‌های منطبق با شرط بخش‌پذیری فعال و با نقض این شرط غیرفعال می‌شود؛ تغییر خروجی میان بردارهای نمایش‌داده‌شده، کارکرد هر دو مسیر مدار را نشان می‌دهد.



شکل ۱۶: شبیه‌سازی آشکارساز مضرب ۱۱ برای بردارهای آزمون


در آزمون مدار نهایی، هر چهار رقم به هر دو زیرمدار داده شده‌اند. شکل موج نشان می‌دهد که دو خروجی مستقل‌اند: برای ۳۶۶۳ هر دو شرط برقرارند؛ برای ۱۱۱۲ هیچ‌کدام برقرار نیست؛ برای ۵۷۶۳ فقط شرط مضرب ۳ و برای ۶۱۲۷ فقط شرط مضرب ۱۱ برقرار است. این چهار حالت، ترکیب‌های ممکن دو خروجی را پوشش می‌دهند.




شکل ۱۷: شبیه‌سازی یکپارچه و پوشش چهار حالت خروجی دو آشکارساز

۴.۱ سنتز و پیاده‌سازی نرم‌افزاری


نمای RTL مدار مضرب ۳ مسیر مورد انتظارِ محاسبه‌ی باقیمانده‌ی هر رقم، جمع نتایج و آشکارسازی باقیمانده‌ی صفر را حفظ کرده است. نماهای پس از mapping و پس از fitting نشان می‌دهند که ساختار گیتی به منابع واقعی قطعه نگاشت و مسیریابی شده است.



شکل ۱۸: نمای RTL آشکارساز مضرب ۳




شکل ۱۹: نت‌لیست آشکارساز مضرب ۳ پس از نگاشت




شکل ۲۰: نت‌لیست آشکارساز مضرب ۳ پس از جانمایی و مسیریابی


در مدار مضرب ۱۱ نیز نمای RTL زنجیره‌ی جمع‌کننده‌ها، مالتی‌پلکسرها و مقایسه‌کننده‌ی نهایی را نشان می‌دهد. نماهای فناوری پس از نگاشت و جانمایی، پیاده‌سازی همین مسیر ترکیبی را روی منابع تراشه تأیید می‌کنند.



شکل ۲۱: نمای RTL آشکارساز مضرب ۱۱




شکل ۲۲: نت‌لیست آشکارساز مضرب ۱۱ پس از نگاشت




شکل ۲۳: نت‌لیست آشکارساز مضرب ۱۱ پس از جانمایی و مسیریابی


نمای RTL مدار نهایی دو بلوک Div3 و Div11 را با ورودی‌های مشترک نشان می‌دهد. در نماهای پس از نگاشت و پس از fitting نیز ۱۶ پایه‌ی ورودی مربوط به چهار رقم و دو پایه‌ی خروجی دیده می‌شوند.



شکل ۲۴: نمای RTL مدار نهایی



شکل ۲۵: نت‌لیست مدار نهایی پس از نگاشت




شکل ۲۶: نت‌لیست مدار نهایی پس از جانمایی و مسیریابی

هر سه طرح برای قطعه‌ی EP4CGX15BF14C6 از خانواده‌ی Cyclone IV GX با موفقیت کامپایل شده‌اند. آشکارساز مضرب ۳، تعداد ۳۸ تابع ترکیبی و ۱۷ پایه، آشکارساز مضرب ۱۱، تعداد ۵۴ تابع ترکیبی و ۱۷ پایه، و مدار یکپارچه ۹۲ تابع ترکیبی و ۱۸ پایه مصرف می‌کند. هیچ ثبات، حافظه، ضرب‌کننده یا PLL استفاده نشده و مصرف عناصر منطقی هر سه طرح کمتر از یک درصد ظرفیت تراشه است؛ این نتیجه با ماهیت کاملاً ترکیبی مدارها تطابق دارد.


Flow Summary	
Flow Status	Successful - Thu Aug 06 20:44:23 2026
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	Az1
Top-level Entity Name	Div3
Family	Cyclone IV GX
Total logic elements	38 / 14,400 (< 1 %)
Total combinational functions	38 / 14,400 (< 1 %)
Dedicated logic registers	0 / 14,400 (0 %)
Total registers	0
Total pins	17 / 81 (21 %)
Total virtual pins	0
Total memory bits	0 / 552,960 (0 %)
Embedded Multiplier 9-bit elements	0
Total GXB Receiver Channel PCS	0 / 2 (0 %)
Total GXB Receiver Channel PMA	0 / 2 (0 %)
Total GXB Transmitter Channel PCS	0 / 2 (0 %)
Total GXB Transmitter Channel PMA	0 / 2 (0 %)
Total PLLs	0 / 3 (0 %)
Device	EP4CGX15BF14C6
Timing Models	Final

شکل ۲۷: خلاصه‌ی منابع و کامپایل موفق آشکارساز مضرب ۳



Flow Summary	
Flow Status	Successful - Thu Aug 06 20:35:29 2026
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	Az1
Top-level Entity Name	Div11
Family	Cyclone IV GX
Total logic elements	54 / 14,400 (< 1 %)
Total combinational functions	54 / 14,400 (< 1 %)
Dedicated logic registers	0 / 14,400 (0 %)
Total registers	0
Total pins	17 / 81 (21 %)
Total virtual pins	0
Total memory bits	0 / 552,960 (0 %)
Embedded Multiplier 9-bit elements	0
Total GXB Receiver Channel PCS	0 / 2 (0 %)
Total GXB Receiver Channel PMA	0 / 2 (0 %)
Total GXB Transmitter Channel PCS	0 / 2 (0 %)
Total GXB Transmitter Channel PMA	0 / 2 (0 %)
Total PLLs	0 / 3 (0 %)
Device	EP4CGX15BF14C6
Timing Models	Final

شکل ۲۸: خلاصه‌ی منابع و کامپایل موفق آشکارساز مضرب ۱۱



Flow Summary	
Flow Status	Successful - Thu Aug 06 20:58:59 2026
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	Az1
Top-level Entity Name	final
Family	Cyclone IV GX
Total logic elements	92 / 14,400 (< 1 %)
Total combinational functions	92 / 14,400 (< 1 %)
Dedicated logic registers	0 / 14,400 (0 %)
Total registers	0
Total pins	18 / 81 (22 %)
Total virtual pins	0
Total memory bits	0 / 552,960 (0 %)
Embedded Multiplier 9-bit elements	0
Total GXB Receiver Channel PCS	0 / 2 (0 %)
Total GXB Receiver Channel PMA	0 / 2 (0 %)
Total GXB Transmitter Channel PCS	0 / 2 (0 %)
Total GXB Transmitter Channel PMA	0 / 2 (0 %)
Total PLLs	0 / 3 (0 %)
Device	EP4CGX15BF14C6
Timing Models	Final

شکل ۲۹: خلاصه‌ی منابع و کامپایل موفق مدار نهایی

شواهد موجود مربوط به شبیه‌سازی و پیاده‌سازی نرم‌افزاری هستند و تصویری از پروگرام‌کردن یا آزمون روی برد ارائه نشده است؛ بنابراین نتیجه‌گیری این گزارش به همین مراحل محدود می‌شود.

۵.۱ نتایج

- زیرمدارهای نیم‌جمع‌کننده، جمع‌کننده‌ی کامل، جمع‌کننده‌ی چهار بیتی، مقایسه‌کننده‌ها و مالتی‌پلکسر تنها با شماتیک و گیت‌های پایه ساخته شدند.
- معیار جمع رقم‌ها برای تشخیص مضرب ۳ به‌صورت سلسله‌مراتبی پیاده‌سازی و در شبیه‌سازی تأیید شد.
- معیار اختلاف جمع رقم‌های متناوب برای تشخیص مضرب ۱۱ با جمع‌کننده، مالتی‌پلکسر و مقایسه‌کننده پیاده‌سازی شد.
- شبیه‌سازی مدار نهایی هر چهار ترکیب ممکن خروجی‌های is_Div3 و is_Div11 را نشان داد.
- هر سه طرح بدون استفاده از ثبات و با مصرف کمتر از یک درصد عناصر منطقی قطعه سنتز شدند.

نتیجه‌گیری

در این آزمایش دو مدار ترکیبی تشخیص بخش‌پذیری برای ورودی چهاررقمی BCD با طراحی شماتیک ساخته شدند. شکستن طرح به بلوک‌های کوچک و قابل‌آزمون، از نیم‌جمع‌کننده و مقایسه‌کننده‌ی یک‌بیتی تا آشکارسازهای کامل، بررسی مرحله‌به‌مرحله‌ی عملکرد را ممکن کرد. شکل موج‌ها با قواعد ریاضی بخش‌پذیری بر ۳ و ۱۱ سازگارند و گزارش‌های سنتز و نماهای پس از نگاشت و جانمایی نیز پیاده‌سازی موفق و کم‌هزینه‌ی طرح روی Cyclone IV GX را تأیید می‌کنند.